



МІНІСТЕРСТВО
ЕКОНОМІЧНОГО
РОЗВИТКУ І ТОРГІВЛІ
УКРАЇНИ

УКРАЇНА

(19) UA

(11) 121977

(13) U

(51) МПК

H03K 3/78 (2006.01)

(12) ОПИС ДО ПАТЕНТУ НА КОРИСНУ МОДЕЛЬ

(21) Номер заявки: **u 2017 06128**

(22) Дата подання заявки: **19.06.2017**

(24) Дата, з якої є чинними
права на корисну
модель: **26.12.2017**

(46) Публікація відомостей
про видачу патенту: **26.12.2017, Бюл.№ 24**

(72) Винахідник(и):

**Коробков Микола Григорович (UA),
Коробкова Олена Миколаївна (UA),
Рубанов Васілій Грігор'євич (RU),
Харченко Вячеслав Сергійович (UA)**

(73) Власник(и):

**НАЦІОНАЛЬНИЙ АЕРОКОСМІЧНИЙ
УНІВЕРСИТЕТ ІМ. М.Є. ЖУКОВСЬКОГО
"ХАРКІВСЬКИЙ АВІАЦІЙНИЙ ІНСТИТУТ",
вул. Чкалова, 17, м. Харків, 61070 (UA)**

(54) ФОРМУВАЧ ПЕРІОДИЧНОЇ ПОСЛІДОВНОСТІ З ПЕРЕНАСТРОЮВАНОЮ ТРИВАЛІСТЮ ІМПУЛЬСІВ, ПАУЗИ І ЗАТРИМКИ ПОЧАТКУ ФОРМУВАННЯ ВІДНОСНО СТАРТОВОГО ІМПУЛЬСУ

(57) Реферат:

Формувач періодичної послідовності з перенастроюваною тривалістю імпульсів, паузи і затримки початку формування відносно стартового імпульсу містить два двійкових лічильники, перший з яких реверсивний, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення; стартозастопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; перший, другий і третій елементи АБО; інвертор, при цьому перший вхід першого елемента АБО з'єднано з виходом D-тригера; вихід першого елемента АБО з'єднано з першим входом другого елемента І; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другим входом другого елементів І; вихід першого елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан; тактові входи лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього кварцового генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задані часові параметри вихідних імпульсів, крім того введено четвертий елемент АБО, синхронний DL-тригер зі входом дозволу переходу L і входом асинхронної установки у нульовий стан, включений за схемою однорозрядного лічильника (інверсний вихід тригера з'єднано з його входом D), прямий вихід DL-тригера, який утворює вихід формувача, з'єднано з другим входом першого елемента АБО, тактовий вхід DL-тригера з'єднано зі входом формувача, а вхід асинхронної установки у нульовий стан з'єднано з виходом другого елемента І; вхід дозволу переходу DL-тригера з'єднано з виходом другого елемента АБО, перший вхід якого з'єднано з виходом переповнення першого лічильника, а другий - з виходом третього елемента АБО і входом дозволу синхронного паралельного завантаження першого лічильника; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами третього елемента АБО; значення сигналів на входах паралельного завантаження першого лічильника, що забезпечують налаштування формувача на задані часові параметри вихідної

UA 121977 U

послідовності імпульсів (тривалість затримки, тривалість імпульсів, тривалість паузи, формуються значеннями сигналів з виходу переповнення першого лічильника і виходів DL-тригера, так при налаштуванні формувача на формування послідовності імпульсів, тривалість яких дорівнює десяти періодам тактових імпульсів (що подаються на вхід формувача з виходу зовнішнього кварцового генератора), а тривалість паузи дорівнює дев'яти періодам з затримкою початку формування відносно стартового імпульсу, тривалість якої дорівнює трьом періодам, перший вхід паралельного завантаження лічильника з'єднано з виходом четвертого елемента АБО, перший вхід якого з'єднано з прямим виходом другого тригера, другий - з виходом переповнення і входом інвертора, другий вхід паралельного завантаження лічильника з'єднано з інверсним виходом DL-тригера, третій вхід паралельного завантаження з'єднано з рівнем логічного нуля, четвертий вхід паралельного завантаження з'єднано з виходом інвертора.

Корисна модель відноситься до імпульсної, обчислювальної і вимірювальної техніки, призначена для формування періодичної послідовності з перенастроюваною тривалістю імпульсів, паузи і затримки початку формування відносно стартового імпульсу.

Відомі формувачі, що містять кварцовий задаючий генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Ю.В. Новиков. Основы цифровой техники. - М.: "МИР", 2001. - Рис. 5.13-5.18).

Недолік відомих пристроїв - складність внутрішньої структури.

Відомі формувачі імпульсів з перенастроюваною тривалістю (патенти України на корисну модель №№ 56879, 57976, 58272, 59473, 59474, 59481, 61842, 61845, 62967, 63177).

Недолік пристроїв - складність структури, що обумовлено необхідністю використання двох багаторозрядних двійкових лічильників.

Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності з перенастроюваною тривалістю імпульсів і паузи і програмованою затримкою початку формування відносно стартового імпульсу (патент України на корисну модель № 61853, який містить два двійкових лічильника, перший з яких реверсивний, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення; стартозупинний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двохходові елементи І; перший, другий і третій елементи АБО, при цьому перший вхід першого елемента АБО з'єднано з виходом D-тригера; вихід першого елемента АБО з'єднано з першим входом другого елемента І; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другим входом другого елементів І; вихід першого елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан; тактові входи лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього кварцового генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задані часові параметри вихідних імпульсів.

Недолік відомого пристрою - складність схеми перестроювання формувача на задану тривалість імпульсів, що обумовлено необхідністю використання другого лічильника, визначаючого задану тривалість і, як наслідок, висока споживана потужність, висока вартість.

В основу корисної моделі поставлено задачу спрощення перестроювання формувача на задану тривалість імпульсів, зменшення споживаної потужності та вартості.

Поставлена задача вирішується тим, що в формувач періодичної послідовності з перенастроюваною тривалістю імпульсів, паузи і затримки початку формування відносно стартового імпульсу містить два двійкових лічильника, перший з яких реверсивний, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення; стартозупинний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двохходові елементи І; перший, другий і третій елементи АБО; інвертор, при цьому перший вхід першого елемента АБО з'єднано з виходом D-тригера; вихід першого елемента АБО з'єднано з першим входом другого елемента І; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другим входом другого елементів І; вихід першого елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан; тактові входи лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього кварцового генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задані часові параметри вихідних імпульсів, відповідно до корисної моделі, введено четвертий елемент АБО, синхронний

DL-тригер зі входом дозволу переходу - L і входом асинхронної установки у нульовий стан, включений за схемою однорозрядного лічильника (інверсний вихід тригера з'єднано з його входом D), прямий вихід DL-тригера, який утворює вихід формувача, з'єднано з другим входом першого елемента АБО, тактовий вхід DL-тригера з'єднано зі входом формувача, а вхід асинхронної установки у нульовий стан з'єднано з виходом другого елемента І; вхід дозволу переходу DL-тригера з'єднано з виходом другого елемента АБО, перший вхід якого з'єднано з виходом переповнення першого лічильника, а другий - з виходом третього елемента АБО і входом дозволу синхронного паралельного завантаження першого лічильника; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами третього елемента АБО; значення сигналів на входах паралельного завантаження першого лічильника, що забезпечують настроювання формувача на задані часові параметри вихідної послідовності імпульсів (тривалість затримки, тривалість імпульсів, тривалість паузи формуються значеннями сигналів з виходу переповнення першого лічильника і виходів DL-тригера, так при настроюванні формувача на формування послідовності імпульсів, тривалість яких дорівнює десяти періодам тактових імпульсів (що подаються на вхід формувача з виходу зовнішнього кварцового генератора), а тривалість паузи дорівнює дев'яти періодам з затримкою початку формування відносно стартового імпульсу, тривалість якої дорівнює трьом періодам, перший вхід паралельного завантаження лічильника з'єднано з виходом четвертого елемента АБО, перший вхід якого з'єднано з прямим виходом другого тригера, другий - з виходом переповнення і входом інвертора, другий вхід паралельного завантаження лічильника з'єднано з інверсним виходом DL-тригера, третій вхід паралельного завантаження з'єднано з рівнем логічного нуля, четвертий вхід паралельного завантаження з'єднано з виходом інвертора.

На Фіг. 1 приведена схема формувача.

Формувач містить: реверсивний двійковий лічильник 1, налагоджений на режим віднімання, який має вхід подачі тактових імпульсів С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі завантажуваних даних D₀-D₃, вхід дозволу режиму лічби P₀, вхід асинхронної установки у нульовий стан R, вихід переповнювання P₄; синхронний DL-тригер 2 зі входом дозволу переходу L і входом асинхронної установки у нульовий стан R; синхронний D-тригер 3 зі входом асинхронної установки у нульовий стан R; перший (4) і другий (5) елементи І; перший (6), другий (7), третій (8) і четвертий (9) елементи АБО; інвертор 10; послідовно з'єднані резистор 11 і конденсатор 12, підключених до джерела живлення +Е.

Загальна точка послідовно сполучених резистора 11 і конденсатора 12, з'єднана з інформаційним входом тригера 3, з першими входами елементів 4, 5. Другий вхід елемента 4 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних імпульсів. Вихід елемента 4 з'єднано зі входом асинхронної установки тригера 3 у нульовий стан. Другий вхід елемента 5 з'єднано з виходом елемента 6. Вихід елемента 5 з'єднано зі входами асинхронної установки у нульовий стан лічильника 1 і DL-тригера 2. Перший вхід елемента 6 з'єднано з виходом тригера 3. Другий вхід елемента 6 з'єднано з прямим виходом (Q₁) DL-тригера 2, що утворює вихід (F) формувача. Вихід переповнення (P₄) лічильника 1 з'єднано з першим входом елемента 7, входом інвертора 10.

При настроюванні формувача на формування послідовності імпульсів, тривалість яких дорівнює десяти періодам (10T) тактових імпульсів (що подаються на вхід формувача з виходу зовнішнього кварцового генератора), а тривалість паузи дорівнює дев'яти періодам (9T) з затримкою початку формування відносно стартового імпульсу, тривалість якої дорівнює трьом періодам (3T), перший вхід (D₀) синхронного паралельного завантаження лічильника 1 з'єднано з виходом четвертого елемента АБО (9), перший вхід якого з'єднано з прямим виходом другого тригера, а другий - з виходом переповнення лічильника 1 і входом інвертора, другий вхід (D₁) паралельного завантаження з'єднано з інверсним виходом DL-тригера, третій вхід (D₂) паралельного завантаження з'єднано з рівнем логічного нуля, четвертий вхід (D₃) паралельного завантаження з'єднано з виходом інвертора 10.

Другий вхід елемента 7 з'єднано з виходом (L) елемента 8 і входом дозволу синхронного паралельного завантаження лічильника 1. Вихід (L₁) елемента 7 з'єднано зі входом (L) дозволу переходу DL-тригера 2. Виходи другого (Q₁), третього (Q₂) і четвертого (Q₃) розрядів лічильника 1 з'єднано зі входами елемента 8. Тактові входи лічильника 1 і тригера 2 утворюють вхід (С) формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього кварцового генератора. Тактовий вхід тригера 3 утворює вхід подачі імпульсів запуску (Start).

Працює формувач в наступній послідовності.

Наявність ланцюжка, що складається із поєднаних послідовно резистора 10 і конденсатора 11, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом

деякого проміжку часу формує рівень логічного нуля на входах елементів 4 та 5, забезпечуючи формування рівня логічного нуля на їхніх виходах, тобто на входах R асинхронної установки у нульовий стан тригера 3, тригера 2 і лічильника 1.

Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, лічильник 1 і тригери переходять у нульовий стан, формуючи: рівень логічного нуля на виходах Q_1 - Q_3 , на виході (L) елемента 8, на першому вході елемента 7, на вході дозволу синхронного завантаження, рівень логічної одиниці на виході переповнення лічильника 1, на другому вході елемента 7, на вході інвертора 10, на першому вході (D_0) синхронного паралельного завантаження лічильника 1, рівень логічного нуля на виході інвертора, тобто на четвертому (Q_3) вході синхронного паралельного завантаження лічильника 1 ($D_3D_2D_1D_0=0011=3$); рівень логічного нуля на прямих виходах тригерів 2, 3 і на виході елемента 6, який з'єднано зі входом елемента 5, що забезпечує рівень логічного нуля на входах R асинхронної установки у нульовий стан лічильника 1 і тригера 2 і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 11. Оскільки режим асинхронної установки лічильника і тригера у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 6 (а отже і на його виході) зберігатиметься рівень логічного нуля, при надходженні тактових імпульсів нульовий стан лічильника 1 і тригера 2 залишатиметься незмінним, тобто залишатиметься незмінним нульове значення на виході формувача, одиничне значення на його виході переповнення і на вході дозволу завантаження лічильника 1, одиничне значення на вході і виході елемента 7, тобто на вході L тригера 2.

Під час вступу імпульсу запуску (Start) на тактовий вхід C тригера 3 по його фронту тригер переходить в одиничний стан, формуючи рівень логічної одиниці на його виході ($Q=1$), виході елемента 6, а отже на вході та виході елемента 5, що забезпечує рівень логічної одиниці на входах R лічильника 1 і тригера 2, знімаючи блокування. Оскільки на вході L лічильника 1 рівень логічного нуля, а на вході L тригера 2 рівень логічної одиниці, то до моменту вступу чергового тактового імпульсу лічильник 1 знаходиться у режимі готовності завантаження, а тригер 2 у режимі заборони переходу.

І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу C по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів, сформованих на відповідних входах D_0 - D_3 ($D_3D_2D_1D_0=0011=3$). Лічильник переходить у стан 0011=3, що веде до формування нульового значення на виході переповнення лічильника 1, одиничного значення на виході елемента 8 і вході L лічильника, до заборони завантаження і дозволу режиму лічби (віднімання). Нульовий стан тригера 2 (нульове значення сигналу на виході формувача) залишається незмінним.

Під час вступу подальших тактових імпульсів зміст лічильника 1 зменшуватиметься, а нульовий стан тригера 2 залишається незмінним. Як тільки зміст лічильника 1 знову стане рівним 0001 на виходах елементів 8, 7 формується нульове значення. В результаті цього лічильник 1 перейде в режим завантаження, а тригер 2 - в режим переходу. І тоді під час вступу наступного тактового імпульсу по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів, сформованих на входах D_0 - D_3 ($D_3D_2D_1D_0=1010=10$). Лічильник переходить у стан 1010=10. Тригер 2 перейде в одиничний стан, формуючи одиничне значення на виході формувача.

Під час вступу подальших тактових імпульсів зміст лічильника 1 знову зменшуватиметься, а одиничний стан тригера 2 залишається незмінним. Як тільки зміст лічильника 1 стане рівним 0001 на виходах елементів 8, 7 формується нульове значення. В результаті цього лічильник 1 знову перейде в режим завантаження, а тригер 2 - в режим переходу. І тоді під час вступу наступного тактового імпульсу по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів, які сформовані на відповідних входах D_0 - D_3 ($D_3D_2D_1D_0=1001=9$). Під час вступу подальших тактових імпульсів зміст лічильника 1 зменшуватиметься, а нульовий стан тригера 2 залишається незмінним. Як тільки зміст лічильника 1 стане рівним 0001 на виходах елементів 8, 7 формується нульове значення. В результаті цього лічильник 1 перейде в режим завантаження, а тригер 2 - в режим переходу.

Надалі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід C формувача періодичної послідовності імпульсів з періодом T на прямому виході тригера 2 генерується періодична послідовність імпульсів, тривалість яких дорівнює $10T$, а тривалість паузи дорівнює $9T$, з затримкою початку формування відносно стартового імпульсу, яка дорівнює $3T$.

Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 3, що призводить до переходу його у

нульовий стан ($Q=0$). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану тригера 2.

5 Якщо у момент вступу імпульсу Stop тригер 2 знаходитиметься у нульовому стані, то при переході D-тригера 3 у нульовий стан на входах елемента 6 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента 5, що призведе до переходу лічильника 1 у нульовий стан, а отже до припинення процесу генерації.

10 Якщо у момент імпульсу Stop тригер 2 знаходитиметься стані відмінному від нульового, то на виході формувача з'єданого зі входом елемента 6, буде рівень логічної одиниці, обумовлюючи рівень логічної одиниці на його виході і вході елемента 5. Оскільки на другому вході елемента 5 також рівень логічної одиниці, визначуваний напругою на конденсаторі 12, який зарядився при включенні джерела живлення, то на входах R лічильника і тригера 2 буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу Stop припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших тактових імпульсів, коли відбуватиметься перехід

15 тригера 2 у нульовий стан на входах елемента 6 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента 5, що призведе до переходу лічильника 1 у нульовий стан, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються.

20 На Фіг. 2 приведений граф переходів формувача, що складається з двох кілець (верхнє кільце - граф переходів лічильника 1, нижнє кільце - граф переходів тригера 2) із загальною вершиною, відповідною нульовому стану лічильника і тригера 2, а на Фіг. 3 зображені епюри, що ілюструють роботу для варіанта налаштування формувача на тривалість імпульсів, яка дорівнює $10T$, паузи між ними, що дорівнює $9T$, і затримкою (t_3) початку формування імпульсів на виході відносно стартового імпульсу, що визначається значенням ($Q_3Q_2Q_1Q_0=0011=3$). Оскільки стартові імпульси асинхронні по відношенню до тактових імпульсів, то тривалість затримки початку формування знаходиться у діапазоні: $3T < t_3 < 4T$.

25 На відміну від відомого пристрою спрощення структури другого лічильника дозволило спростити технологію його виготовлення, знизити споживану потужність і вартість.

30

ФОРМУЛА КОРИСНОЇ МОДЕЛІ

Формувач періодичної послідовності з перенастроюваною тривалістю імпульсів, паузи і затримки початку формування відносно стартового імпульсу, що містить два двійкових лічильники, перший з яких реверсивний, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення; стартоостанній пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; перший, другий і третій елементи АБО; інвертор, при цьому перший вхід першого елемента АБО з'єднано з виходом D-тригера; вихід першого елемента АБО з'єднано з першим входом другого елемента І; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другим входом другого елементів І; вихід першого елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан; тактові входи лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього кварцового генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задані часові параметри вихідних імпульсів, який **відрізняється** тим, що введено четвертий елемент АБО, синхронний DL-тригер зі входом дозволу переходу L і входом асинхронної установки у нульовий стан, включений за схемою однорозрядного лічильника (інверсний вихід тригера з'єднано з його входом D), прямий вихід DL-тригера, який утворює вихід формувача, з'єднано з другим входом першого елемента АБО, тактовий вхід DL-тригера з'єднано зі входом формувача, а вхід асинхронної установки у нульовий стан з'єднано з виходом другого елемента І; вхід дозволу переходу DL-тригера з'єднано з виходом другого елемента АБО, перший вхід якого з'єднано з виходом переповнення першого лічильника, а другий - з виходом третього елемента АБО і входом дозволу синхронного паралельного завантаження першого лічильника; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами третього

35

40


45

50


55

60

елемента АБО; значення сигналів на входах паралельного завантаження першого лічильника, що забезпечують настроювання формувача на задані часові параметри вихідної послідовності імпульсів (тривалість затримки, тривалість імпульсів, тривалість паузи, формуються значеннями сигналів з виходу переповнення першого лічильника і виходів DL-тригера, так при настроюванні формувача на формування послідовності імпульсів, тривалість яких дорівнює десяти періодам тактових імпульсів (що подаються на вхід формувача з виходу зовнішнього кварцового генератора), а тривалість паузи дорівнює дев'яти періодам з затримкою початку формування відносно стартового імпульсу, тривалість якої дорівнює трьом періодам, перший вхід паралельного завантаження лічильника з'єднано з виходом четвертого елемента АБО, перший вхід якого з'єднано з прямим виходом другого тригера, другий - з виходом переповнення і виходом інвертора, другий вхід паралельного завантаження лічильника з'єднано з інверсним виходом DL-тригера, третій вхід паралельного завантаження з'єднано з рівнем логічного нуля, четвертий вхід паралельного завантаження з'єднано з виходом інвертора.



Фиг. 1



Фиг. 2




Fig. 3