Паулін Олег Миколайович

Швидкодіючий помножувач

Завантаження...

Номер патенту: 47521

Опубліковано: 15.07.2002

Автори: Синегуб Микола Іванович, Паулін Олег Миколайович

МПК: G06F 7/52, G06F 7/48

Мітки: швидкодіючий, помножувач

Формула / Реферат:

Швидкодіючий помножувач, що має m (m = 16n2, n = 2 t, t = 1, 2, . . .) елементів І, який відрізняється тим, що в нього введені: блок суматорів сум першого рангу, блок суматорів сум другого рангу, блок суматорів результуючих, блок суматорів переносів першого рангу, блок суматорів переносів другого рангу, блок суматорів переносів третього рангу, перша та друга шини, при цьому виходи елементів І об'єднані в групи по 4n та виходи кожної групи...

Пристрій підсумовування двох чисел з плаваючою комою

Завантаження...

Номер патенту: 41379

Опубліковано: 17.09.2001

Автори: Синегуб Микола Іванович, Паулін Олег Миколайович, Ляховецький Олександр Михайлович

МПК: G06F 7/575, G06F 7/483

Мітки: плаваючою, підсумовування, чисел, двох, пристрій, комою

Формула / Реферат:

Устройство суммирования двух чисел с плавающей запятой, содержащее первый регистр первого слагаемого A·2x, второй регистр второго слагаемого. В·2Y, блок сравнения порядков (х-y), первый и второй входы которого соединены с выходами первого и второго регистров соответственно, блок сложения мантисс (А и В), блок сдвига мантиссы и выходной блок селекции и передачи, соединенный обратной связью с первыми входами первого и второго регистров, на...

Пристрій визначення значень бітів знака результату підсумовування трьох чисел у доповняльному коді

Завантаження...

Номер патенту: 41377

Опубліковано: 17.09.2001

Автори: Паулін Олег Миколайович, Ляховецький Олександр Михайлович, Синегуб Микола Іванович

МПК: G06F 7/507, G06F 7/575

Мітки: значень, коді, пристрій, результату, доповняльному, знака, чисел, бітів, підсумовування, трьох, визначення

Формула / Реферат:

Устройство определения значений битов знака результата суммирования трех чисел в дополнительном коде, содержащее логический элемент сложения по модулю 2, отличающееся тем, что в него дополнительно введены одноразовый полный двоичный сумматор, входы которого являются входами битов знаков операндов устройства, выход суммы которого соединен с первым входом логического элемента сложения по модулю 2, а также мультиплексор 2 ® 1, управляющий вход...

Формувач адресних сигналів для буферної пам’яті

Завантаження...

Номер патенту: 29410

Опубліковано: 15.11.2000

Автори: Паулін Олег Миколайович, Синегуб Микола Іванович

МПК: G11C 7/00

Мітки: формувач, сигналів, адресних, буферної, пам'яті

Текст:

...введены блок второго счетчика, блок инвертора, блок первого элемента задержки, блок второго элемента задержки, блок коммутатора, причем первая группа входов блока второго счетчика является второй группой информационных входов устройства, второй вход блока второго счетчика является вторым входом предварительной записи устройства, третий вход блока второго счетчика является вторым входом установки "0" устройства, входы блоков инвертора,...

Пристрій для підсумовування двох чисел з плаваючою комою

Завантаження...

Номер патенту: 23372

Опубліковано: 31.08.1998

Автори: Синегуб Микола Іванович, Паулін Олег Миколайович

МПК: G06F 7/483, G06F 7/50

Мітки: двох, підсумовування, плаваючою, пристрій, чисел, комою

Формула / Реферат:

Устройство суммирования двух чисел с плавающей запятой, содержащее первый регистр первого слагаемого А×2х, второй регистр второго слагаемого В×2у, блок сравнения порядков, первый и второй входы которого соединены с выходами первого и второго регистров соответственно, блок сложения мантисс и выходной блок селекции и передачи, соединенного обратной связью с первыми входами первого и второго регистров, на вторые входы которых...

Пристрій для підсумовування трьох n-розрядних операндів

Завантаження...

Номер патенту: 23235

Опубліковано: 19.05.1998

Автори: Ляховецький Олександр Михайлович, Синегуб Микола Іванович, Паулін Олег Миколайович

МПК: G06F 7/50, G06F 7/501

Мітки: трьох, підсумовування, операндів, n-розрядних, пристрій

Формула / Реферат:

Устройство для суммирования трех n-разрядных операндов, содержащее m k-разрядных каскадов, каждый из которых содержит блок сумм и блок переносов, причем каскады соединены последовательно двумя однобитовыми линиями переносов, а биты переносов имеют одинаковый вес, входы разрядов слагаемых устройства являются соответствующими входами разрядов слагаемых каскада, выходы блока сумм каскада соединены с соответствующими выходами каскада, которые...