G06F 17/11 — для розв’язання рівнянь

Спосіб роботи np-процесора

Завантаження...

Номер патенту: 111169

Опубліковано: 11.04.2016

Автор: Новіков Анатолій Анатолійович

МПК: G06F 17/11, G06E 1/00, G06F 5/00 ...

Мітки: np-процесора, роботи, спосіб

Формула / Реферат:

1. Спосіб роботи NP-процесора, який складається з кінцевої множини багатоелементних тригерів, які мають входи установки в активний стан або входи заборони установки в активний стан, який відрізняється тим, що для кожного багатоелементного тригера обчислюють суми величини активних станів підмножин його елементів за допомогою аналогового або логічного суматора, обчислені суми або неактивні сигнали подають на входи заборони установки в активний...

Пристрій обробки інформації

Завантаження...

Номер патенту: 38733

Опубліковано: 15.05.2001

Автор: Чумаченко Ігор Володимирович

МПК: G06F 7/48, G06F 17/11

Мітки: пристрій, інформації, обробки

Текст:

...виходи четвертого операційного блоку 6 з'єднані з другою групою входів третього мультиплексора 12, виходи якого з'єднані з першою групою входів др угого м ультиплексора 11, виходи другого мультиплексора 11 з'єднані з шиною результату 2. Всі елементи, що входять до складу пристрою є відомими елементами автоматики і обчислювальної техніки і можуть бути виконані за будь-якою відомою схемою. Працює пристрій обробки інформації таким чином....

Пристрій для відтворення полінома вигляду у = ах3+вх2+сх+d

Завантаження...

Номер патенту: 32998

Опубліковано: 15.02.2001

Автори: Волчков Іван Іванович, Бантюков Євген Миколайович, Челомбітько Георгій Олександрович, Коток Валерій Борисович, Олексюк Андрій Володимирович

МПК: G06F 7/544, G06F 17/11

Мітки: відтворення, вигляду, пристрій, ах3+вх2+сх+d, полінома

Текст:

...входом лічильника імпульсів 10, перший тригер 11, до другого входу якого підключений позики лічильника імпульсів 7, другий тригер 12, третій вихід 5 тригер 13, перший вхід якого з'єднаний із другим входом тригера 12 і з виходом позики лічильника імпульсів 8, першу вхідну шину 14, яка підключена до других входів елементів І 1 та І 3 і до першого входу елемента І 5, другий вхід якого з^єднаний із виходом тригера 13, з першим...

Пристрій розв’язання систем лінійних алгебраїчних рівнянь

Завантаження...

Номер патенту: 30670

Опубліковано: 15.12.2000

Автори: Жуков Ігор Анатолійович, Юр'єв Юрій Миколайович, Балашов Андрій Юрійович, Чеботарьов Максим Леонтійович

МПК: G06F 17/11, G06F 7/22, G06F 17/16 ...

Мітки: систем, лінійних, рівнянь, алгебраїчних, розв'язання, пристрій

Текст:

...кожно го обчислювального модуля, з входом скидання регістра та з першим керуючим входом другого обчислювального блока, перший інформаційний вхід якого з'єднано з другим інформаційним входом елементу АБО, другий та третій керуючі входи другого обчислювального блока з'єднані відповідно з першим та другим керуючими входами кожного обчислювального модуля, другий інформаційний вхід кожного обчислювального модуля з'єднано відповідно з n...

Пристрій для обчислення булевих диференціалів

Завантаження...

Номер патенту: 22200

Опубліковано: 30.06.1998

Автори: Пащенко Володимир Олексійович, Коноплянко Зеновій Дмитрович, Четвериков Григорій Григорович

МПК: G06F 17/11, G06F 17/00

Мітки: булевих, пристрій, обчислення, диференціалів

Формула / Реферат:

Устройство для вычисления булевых дифференциалов, содержащее счетчик и один канал с арифметическим блоком, включающий первый и второй мультиплексоры, а также первый элемент НЕРАВНОЗНАЧНОСТЬ, отличающееся тем, что в него дополнительно введено (n-1) канал с арифметическим блоком в каждом, причем в каждый канал устройства введены два элемента задержки, а в каждый арифметический блок - инвертор, второй элемент НЕРАВНОЗНАЧНОСТЬ, первый и второй...

Пристрій розв’язання системи лінійних алгебраїчних рівнянь

Завантаження...

Номер патенту: 13899

Опубліковано: 25.04.1997

Автори: Балашов Андрій Юрійович, Жуков Ігор Анатолійович, Юр'єв Юрій Миколайович

МПК: G06F 17/11, G06F 7/22

Мітки: рівнянь, системі, пристрій, розв'язання, алгебраїчних, лінійних

Формула / Реферат:

Устройство решения систем линейных алгеб­раических уравнений, содержащее n-1 вычисли­тельных модулей (n-размерность разлагаемой матрицы), первый и второй вычислительные бло­ки, блок памяти и блок синхронизации, вход запу­ска которого является входом запуска устройства, отличающееся тем, что оно содержит третий вычислительный блок, который содержит 2n-1 регист­ров, n2-(2n-1) вычислительных модулей, n-1 бло­ков деления, причем синхровход блока...