Патенти з міткою «пам’ять»

Регістрова пам’ять

Завантаження...

Номер патенту: 5547

Опубліковано: 15.03.2005

Автори: Куценко Геннадій Вікторович, Тесленко-Пономаренко Валентин Павлович

МПК: G11C 7/00, G11C 19/00

Мітки: пам'ять, регістрова

Формула / Реферат:

Регістрова пам'ять, що містить інформаційні регістри, виконані на тригерах, з'єднаних послідовно через вентилі запису нуля й одиниці, інші входи цих вентилів відповідно з'єднані із шиною першої й другої системи тактових імпульсів, а також регістр керування, одиничні виходи тригерів якого відповідно з'єднані з вентилями запису нуля й одиниці тригерів інформаційних регістрів, крім перших тригерів прийому вхідної інформації, і з вентилями запису...

Пристрій для запису мовної інформації в довгочасну пам’ять

Завантаження...

Номер патенту: 49835

Опубліковано: 15.10.2002

Автор: Федоров Олег Михайлович

МПК: G11C 7/00, G11B 11/00

Мітки: запису, пристрій, мовної, інформації, пам'ять, довгочасну

Формула / Реферат:

1. Пристрій для запису мовної інформації в довгочасну пам'ять, який містить мікрофон з підсилювачем, диференційний перетворювач "частота-код", блок керування, інтегральний перетворювач “код-частота”, підсилювач потужності низької частоти і гучномовець, блок живлення, блок довгочасної пам’яті, який відрізняється тим, що як блок внутрішньої пам’яті використано оперативний запам’ятовуючий пристрій (ОЗП), вхід якого безпосередньо...

Багатопортова пам’ять

Завантаження...

Номер патенту: 23358

Опубліковано: 31.08.1998

Автори: Рашкевич Юрій Михайлович, Цмоць Іван Григорович, Демида Богдан Адамович

МПК: G11C 11/00

Мітки: пам'ять, багатопортова

Формула / Реферат:

Багатопортова пам'ять, яка містить модуль пам'яті, n шин даних, де n - кількість портів, до яких підключаються зовнішні пристрої, n інтерфейсних модулів, кожний з яких містить вхідний і вихідний регістри даних та лічильник адреси, при цьому в кожному І-ому інтерфейсному модулі, де i=1,...,n, інтерфейсний вхід вихідного регістра даних є І-ою шиною даних багатопортової пам'яті, яка відрізняється тим, що додатково містить n входів запису даних,...

Похідні 2-аміно-4 морфоліно-6 пропіл-1,3,5-триазіна у вигляді вільної основи або у вигляді гідрохлориду, які мають активність потенціалізації холінергічного ефекту, які покращують пам’ять та здатність до навчання

Завантаження...

Номер патенту: 11064

Опубліковано: 25.12.1996

Автори: Жан Гобер, Жак Матьє, Ролан Буаден, Ерік Коссманн

МПК: A61P 25/28, A61K 31/535, C07D 251/18 ...

Мітки: 2-аміно-4, пам'ять, ефекту, основі, активність, мають, гідрохлориду, вільної, здатність, покращують, пропіл-1,3,5-триазіна, потенціалізації, морфоліно-6, вигляді, холінергічного, похідні, навчання

Формула / Реферат:

(57) Производные 2-амино-4-морфолино-6-пропил-1,3,5-триазина общей формулы:в виде свободного основания, когда R1 -водород или метил и R2 - 2-гидроксиэтил или ацетил или R2 - водород и R2 - гидрокси-группа, 1-этил-2-гидроксиэтил, 2-метоксиэтил, диметиламиногруппа, 2-(ацетокси)этил или {диметиламино)карбонип, или в виде гидро­хлорида, когда R1 - водород или метил и R2 -ацетил или бензоил, обладающие активно­стью потенциализации...

Пристрій для з’єднання процесорів через спільну пам’ять у багатопроцесорній системі

Завантаження...

Номер патенту: 1839

Опубліковано: 20.12.1994

Автори: Деніщенко Ігор Якович, Череп'яная Валентина Івановна, Єрзаков Євген Михайлович, Головін Віктор Іванович

МПК: G06F 15/167, G06F 15/16

Мітки: пристрій, спільну, системі, з'єднання, процесорів, багатопроцесорній, пам'ять

Формула / Реферат:

1. Устройство для сопряжения процессоров через общую память в многопроцессорной системе, содержащее с первого по третий мультиплексоры, демультиплексор, 2К + 1 регистров, где К — число подключаемых процессоров, два элемента за­держки, блок формирования заявок и блок управ­ления памятью, отличающееся тем, что, с целью повышения быстродействия, в него введены 2K + 1 блоков ввода-вывода, четвертый и пятый мультиплексоры, 2K + 1 счетчиков адреса...

Пристрій для з’єднання процесорів через спільну пам’ять у багатопроцесорній системі

Завантаження...

Номер патенту: 1662

Опубліковано: 25.10.1994

Автор: Єрзаков Євген Михайлович

МПК: G06F 15/16, G05B 21/00, H03K 17/00 ...

Мітки: багатопроцесорній, системі, пристрій, процесорів, з'єднання, пам'ять, спільну

Формула / Реферат:

Устройство для сопряжения процессоров че­рез общую память в многопроцессорной системе, содержащее N блоков ввода-вывода, N регистров, блок памяти, первый и второй блоки управления памятью, первый и второй счетчики, шифратор, блок синхронизации и блок формирования заявок, информационные входы-выходы блоков ввода-вы­вода являются входами-выходами обмена устрой­ства, выходы квитирования записи всех блоков ввода-вывода подключены соответственно к...

Пристрій для з’єднання процесорів через спільну пам’ять у багатопроцесорній системі

Завантаження...

Номер патенту: 1619

Опубліковано: 25.10.1994

Автори: Головін Віктор Іванович, Єрзаков Євген Михайлович, Кравченко Тетяна Іванівна, Деніщенко Ігор Якович

МПК: G06F 15/16, G06F 15/167

Мітки: пам'ять, багатопроцесорній, пристрій, з'єднання, процесорів, системі, спільну

Формула / Реферат:

1. Устройство для сопряжения процессоров через общую память в многопроцессорной системо по авт. св.  1231508, отличающееся тем, что, с целью расширения функциональных возможно­стей за счет динамического переопределения приоритетов процессоров при обработке одномер­ных и многомерных структур данных, в него до­полнительно введен блок управления режимом, причем выходы первого мультиплексора соедине­ны с группой информационных входов блока...

Пристрій для з’єднання процесорів через спільну пам’ять у багатопроцесорній системі

Завантаження...

Номер патенту: 1685

Опубліковано: 25.10.1994

Автори: Єрзаков Ігор Михайлович, Єрзаков Євген Михайлович, Єрзакова Тетяна Григорівна

МПК: G06F 15/16

Мітки: пристрій, з'єднання, системі, спільну, пам'ять, багатопроцесорній, процесорів

Формула / Реферат:

Устройство для сопряжения процессоров че­рез общую память в много-процессорной системе, содержащее с первого по третий мультиплексоры, 2к—1 регистров, где к — число подключаемых процессоров, два элемента задержки, блок формирования заявок, блок управления памятью, 2 к + 1 блоков ввода-вывода, первый и второй дешифраторы, входы-выходы сообщений блоков ввода-вывода являются входами-выходами шин обмена устройства, выходы сообщений блоков...