



ДЕРЖАВНА СЛУЖБА
ІНТЕЛЕКТУАЛЬНОЇ
ВЛАСНОСТІ
УКРАЇНИ

УКРАЇНА

(19) **UA** (11) **112225** (13) **U**
(51) МПК (2016.01)
G06F 17/00

(12) ОПИС ДО ПАТЕНТУ НА КОРИСНУ МОДЕЛЬ


(21) Номер заявки:	u 2016 05524	(72) Винахідник(и):	Доценко Наталія Володимирівна (UA)
(22) Дата подання заявки:	23.05.2016	(73) Власник(и):	Доценко Наталія Володимирівна,
(24) Дата, з якої є чинними права на корисну модель:	12.12.2016		вул. Танкопія, 14, кв. 15, м. Харків, 61100 (UA)
(46) Публікація відомостей про видачу патенту:	12.12.2016, Бюл.№ 23		

(54) СИСТЕМА ФОРМУВАННЯ КОМАНДИ ПРОЕКТУ З ФУНКЦІОНАЛЬНИМ РЕЗЕРВУВАННЯМ

(57) Реферат:

Система формування команди проекту з функціональним резервуванням має групу інформаційних входів, групу входів значень обмежень, порогові елементи, два керуючих входи, два виходи пристрою, виходи результату, два двійкових лічильника, два блока пам'яті, k блоків множення векторів, два елементи I, елемент HI, тригер, шину значень кількості рішень, формувач фронту, елемент затримки, причому виходи першого двійкового лічильника з'єднані з входами першого блока пам'яті, виходи якого з'єднані з виходами результату, з інформаційними входами другого блока пам'яті та першими групами входів блоків множення векторів, вихід тригера з'єднаний з другим виходом, перший керуючий вхід з'єднаний з першим входом першого елемента I, вихід елемента HI з'єднаний з другим входом першого елемента I, вихід першого елемента I з'єднаний з підсумовуючим входом першого двійкового лічильника, i-та група інформаційних входів з'єднана з другою групою входів i-го блока множення векторів, виходи яких з'єднані з першими групами входів відповідного порогового елемента, виходи порогових елементів з'єднані з входами другого елемента I, другий керуючий вхід з'єднаний з третім входом першого елемента I, i-та група входів значень обмежень з'єднана з другою групою входів i-го порогового елемента, вихід другого елемента I з'єднаний з входом формувача фронту та з входом тригера, вихід формувача фронту з'єднаний з підсумовуючим входом другого лічильника та через елемент затримки з'єднаний з входом запису другого блока пам'яті, виходи другого лічильника з'єднані з шиною значень кількості рішень та адресними входами другого блока пам'яті. Система має схему порівняння, третю групу інформаційних входів, причому виходи першого двійкового лічильника з'єднані з першою групою входів схеми порівняння, третя група інформаційних входів з'єднана з другою групою входів схеми порівняння, вихід якої з'єднаний з першим виходом та входом елемента HI.

UA 112225 U



Корисна модель належить до обчислювальної техніки і призначена для вибору оптимального варіанта формування команди проекту.

Відомий пристрій для рішення логічних рівнянь (а.с. СРСР № 1411768, кл. G06F 15/20, опубл. 23.07.88 р.), що містить двійковий лічильник, блок пам'яті, виходи результату, групу інформаційних входів, два виходи пристрою, керуючий вхід, два елемента HI, елемент I, тригер, групу керуючих входів, схему порівняння, причому виходи двійкового лічильника з'єднані з входами блока пам'яті, виходи якого з'єднані з виходами результату, група керуючих входів з'єднана з першою групою входів схеми порівняння, вихід якої з'єднаний з входом тригера, вихід тригера з'єднаний з другим виходом та через другий елемент HI з'єднаний з першим входом елемента I, керуючий вхід з'єднаний з другим входом елемента I, вихід елемента I з'єднаний з підсумовуючим входом двійкового лічильника, вихід переносу якого з'єднаний з першим виходом та через перший елемент HI з третім входом елемента I.

Недоліком відомого пристрою є обмежені функціональні можливості.

Найбільш близьким по технічній суті і результату, що досягається, є система формування команди проекту з функціональним резервуванням (Патент України на корисну модель № 31044, МПК G06F 17/00, зареєстр. 25.03.2008р, Бюл. № 6), що має групу інформаційних входів, групу входів значень обмежень, порогові елементи, два керуючих входи, два виходи пристрою, виходи результату, два двійкових лічильника, два блока пам'яті, k блоків множення векторів, два елемента I, елемент HI, тригер, шину значень кількості рішень, формувач фронту, елемент затримки, причому виходи першого двійкового лічильника з'єднані з входами першого блока пам'яті, виходи якого з'єднані з виходами результату, з інформаційними входами другого блока пам'яті та першими групами входів блоків множення векторів, вихід тригера з'єднаний з другим виходом, перший керуючий вхід з'єднаний з першим входом першого елемента I, вихід елемента HI з'єднаний з другим входом першого елемента I, вихід першого елемента I з'єднаний з підсумовуючим входом першого двійкового лічильника, i-та група інформаційних входів з'єднана з другою групою входів i-го блока множення векторів, виходи яких з'єднані з першими групами входів відповідного порогового елемента, виходи порогових елементів з'єднані з входами другого елемента I, другий керуючий вхід з'єднаний з третім входом першого елемента I, i-та група входів значень обмежень з'єднана з другою групою входів i-го порогового елемента, вихід другого елемента I з'єднаний з входом формувача фронту та з входом тригера, вихід формувача фронту з'єднаний з підсумовуючим входом другого лічильника та через елемент затримки з'єднаний з входом запису другого блока пам'яті, виходи другого лічильника з'єднані з шиною значень кількості рішень та адресними входами другого блока пам'яті.

Недоліком відомого пристрою є обмежені функціональні можливості, бо відома система знаходить рішення серед обмеженої кількості варіантів.

В основу корисної моделі поставлено задачу вдосконалення системи шляхом введення нового складу елементів та нової організації взаємозв'язків між ними забезпечити ширші функціональні можливості при використанні корисної моделі, а саме - спроможність формувати рішення задачі для всіх можливих варіантів складу команди.

Поставлена задача вирішується тим, що система формування команди проекту з функціональним резервуванням, яка має групу інформаційних входів, групу входів значень обмежень, порогові елементи, два керуючих входи, два виходи пристрою, виходи результату, два двійкових лічильника, два блока пам'яті, k блоків множення векторів, два елемента I, елемент HI, тригер, шину значень кількості рішень, формувач фронту, елемент затримки, причому виходи першого двійкового лічильника з'єднані з входами першого блока пам'яті, виходи якого з'єднані з виходами результату, з інформаційними входами другого блока пам'яті та першими групами входів блоків множення векторів, вихід тригера з'єднаний з другим виходом, перший керуючий вхід з'єднаний з першим входом першого елемента I, вихід елемента HI з'єднаний з другим входом першого елемента I, вихід першого елемента I з'єднаний з підсумовуючим входом першого двійкового лічильника, i-та група інформаційних входів з'єднана з другою групою входів i-го блока множення векторів, виходи яких з'єднані з першими групами входів відповідного порогового елемента, виходи порогових елементів з'єднані з входами другого елемента I, другий керуючий вхід з'єднаний з третім входом першого елемента I, i-та група входів значень обмежень з'єднана з другою групою входів i-го порогового елемента, вихід другого елемента I з'єднаний з входом формувача фронту та з входом тригера, вихід формувача фронту з'єднаний з підсумовуючим входом другого лічильника та через елемент затримки з'єднаний з входом запису другого блока пам'яті, виходи другого лічильника з'єднані з шиною значень кількості рішень та адресними входами другого блока пам'яті, згідно з корисною моделлю, містить схему порівняння, третю групу інформаційних входів, причому виходи першого двійкового лічильника з'єднані з першою групою входів схеми порівняння, третя

група інформаційних входів з'єднана з другою групою входів схеми порівняння, вихід якої з'єднаний з першим виходом та входом елемента HI.

Заявлена система має новий склад елементів та нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - розширені функціональні можливості при використанні корисної моделі, а саме - спроможність формувати рішення задачі для всіх можливих варіантів складу команди.

На кресленні представлена функціональна схема системи формування команди проекту з функціональним резервуванням.

Система формування команди проекту з функціональним резервуванням має групу інформаційних входів 1, порогові елементи 2, керуючий вхід 3, два виходи 4 та 5 пристрою, виходи результату 6, двійковий лічильник 7, блок пам'яті 8, k блоків множення векторів 9, елемент I 10, елемент HI 11, керуючий вхід 12, елемент I 13, виходи блока пам'яті 14, тригер 15, шину значень кількості рішень 16, другий блок пам'яті 17, другу групу інформаційних виходів 18, формувач фронту 19, другий лічильник 20, елемент затримки 21, схему порівняння 22, третю групу інформаційних входів 23, причому виходи першого двійкового лічильника 7 з'єднані з входами першого блока пам'яті 8, виходи якого з'єднані з виходами результату 6 та першими групами входів блоків множення векторів 9, вихід тригера 15 з'єднаний з другим виходом 4, перший керуючий вхід 3 з'єднаний з першим входом елемента I 13, вихід елемента I 13 з'єднаний з підсумовуючим входом двійкового лічильника 7, i-та група інформаційних входів Ij з'єднана з другою групою входів i-го блока множення векторів 9i, виходи якого з'єднані з першими групами входів i-го порогового елемента 2i, виходи порогових елементів 2 з'єднані з входами другого елемента I 10, вихід якого з'єднаний з входом тригера 15, другий керуючий вхід 12 з'єднаний з третім входом першого елемента I 13, i-та група входів другої групи інформаційних входів 18 з'єднана з другою групою входів i-го порогового елемента 2i, інформаційні виходи першого блока пам'яті 8 з'єднані з інформаційними входами другого блока пам'яті 17, вихід другого елемента I 10 з'єднаний з входом формувача фронту 19, вихід якого з'єднаний з підсумовуючим входом другого лічильника 20 та через елемент затримки 21 з'єднаний з входом запису другого блока пам'яті 17, виходи другого лічильника 20 з'єднані з шиною значень кількості рішень 16 та адресними входами другого блока пам'яті 17 ($i = 1, \dots, n$), виходи першого двійкового лічильника 7 з'єднані з першою групою входів схеми порівняння 22, третя група інформаційних входів 23 з'єднана з другою групою входів схеми порівняння 22, вихід якої з'єднаний з першим виходом 5 та через перший елемент HI 11 з другим входом елемента I 13.

Пристрій працює наступним чином.

При описі роботи введені такі позначення:

n - кількість претендентів;

k - кількість робіт;

$A_i = \{a_{i1}, \dots, a_{in}\}$ - двійкове число, що подається на i-ту групу інформаційних входів 1i причому $a_{ij} = 1$, якщо j-ий претендент може виконувати i-ту роботу, та $a_{ij} = 0$ у іншому випадку;

$C = \{c_1, \dots, c_n\}$ - двійкове число, на виходах 14 блока пам'яті 8, яке відображує можливий склад команди проекту, причому $C_i = 1$, якщо i-тий претендент входить у склад команди, та $C_i = 0$ у протилежному випадку.

$P^i = \{p_{i1}, p_{i2}, \dots, p_{in}\}$ - двійковий еквівалент значення i-го порогу.

У блоці пам'яті 8 записані лексикографічно впорядковані значення двійкових чисел C.

На перші інформаційні входи 1 подаються відповідні значення двійкових чисел A, на другі інформаційні входи 2 подаються відповідні двійкові коди значень резервування. На третю групу інформаційних входів 23 подається двійковий код кількості варіантів складу команди проекту.

Спочатку всі елементи пам'яті схеми пристрою знаходяться в стані "0".

На керуючий вхід 3 подається імпульсна послідовність, після подачі на другий керуючий вхід 12 сигналу "1" відкривається перший елемент I 13, імпульси з виходу якого поступають на підсумовуючий вхід першого двійкового лічильника 7 змінюючи його стан. Двійкове число на виходах двійкового лічильника 7 є адресою, згідно з якою на виходах 14 блока пам'яті 8 формується відповідне значення числа C.

На виходах блоків множення векторів 9i формуються двійкові унітарні n-розрядні коди, що відповідають двійковому числу $a_{i1} * c_1, a_{i2} * c_2, \dots, a_{in} * c_n$.


Порогові елементи 2 формують на своєму виході сигнал "1", якщо двійковий код, що надходить на їх входи має не менше P одиниць, де P - поріг (коефіцієнт резервування). Якщо на виходах усіх порогових елементів сигнал "1", що відповідає наявності рішення, на виході другого елемента I 10 формується сигнал "1", при цьому тригер 15 переходить у стан "1" і на виході 4

формується сигнал "1", що свідчить про наявність рішень. Формувач фронту 19 формує імпульс, який змінює стан двійкового лічильника 20 на наступний (тобто формує наступну адресу). Імпульс з виходу формувача імпульсів 19 через час t_3 , що визначається елементом затримки 21, проходить на вхід запису другого блока пам'яті 17 і код рішення записується. Наступний імпульс на керуючому вході 3 переведе двійковий лічильник 7 у наступний стан і на виходах блока пам'яті 8 формується наступний варіант побудови рішення. Коли перебрані всі можливі варіанти складу команди проекту, про що свідчить сигнал "1" на виході схеми порівняння 22, на виході 5 формується сигнал "1", який про це свідчить. Кількість варіантів рішень видається на шину значень кількості рішень 16. На виході елемента НІ 11 формується сигнал "0", який припиняє вказаний процес.

Таким чином, система послідовно генерує та записує варіанти побудови команди проекту із заданим резервом для всіх можливих варіантів складу команди.

ФОРМУЛА КОРИСНОЇ МОДЕЛІ

Система формування команди проекту з функціональним резервуванням, яка має групу інформаційних входів, групу входів значень обмежень, порогові елементи, два керуючих входи, два виходи пристрою, виходи результату, два двійкових лічильника, два блока пам'яті, k блоків множення векторів, два елементи І, елемент НІ, тригер, шину значень кількості рішень, формувач фронту, елемент затримки, причому виходи першого двійкового лічильника з'єднані з входами першого блока пам'яті, виходи якого з'єднані з виходами результату, з інформаційними входами другого блока пам'яті та першими групами входів блоків множення векторів, вихід тригера з'єднаний з другим виходом, перший керуючий вхід з'єднаний з першим входом першого елемента І, вихід елемента НІ з'єднаний з другим входом першого елемента І, вихід першого елемента І з'єднаний з підсумовуючим входом першого двійкового лічильника, і-та група інформаційних входів з'єднана з другою групою входів і-го блока множення векторів, виходи яких з'єднані з першими групами входів відповідного порогового елемента, виходи порогових елементів з'єднані з входами другого елемента І, другий керуючий вхід з'єднаний з третім входом першого елемента І, і-та група входів значень обмежень з'єднана з другою групою входів і-го порогового елемента, вихід другого елемента І з'єднаний з входом формувача фронту та з входом тригера, вихід формувача фронту з'єднаний з підсумовуючим входом другого лічильника та через елемент затримки з'єднаний з входом запису другого блока пам'яті, виходи другого лічильника з'єднані з шиною значень кількості рішень та адресними входами другого блока пам'яті, яка **відрізняється** тим, що має схему порівняння, третю групу інформаційних входів, причому виходи першого двійкового лічильника з'єднані з першою групою входів схеми порівняння, третя група інформаційних входів з'єднана з другою групою входів схеми порівняння, вихід якої з'єднаний з першим виходом та входом елемента НІ.



Комп'ютерна верстка Т. Вахричева

Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна

ДП "Український інститут інтелектуальної власності", вул. Глазунова, 1, м. Київ – 42, 01601