Пристрій визначення значень бітів знака результату підсумовування трьох чисел у доповняльному коді

Завантажити PDF файл.

Формула / Реферат

Устройство определения значений битов знака результата суммирования трех чисел в дополнительном коде, содержащее логический элемент сложения по модулю 2, отличающееся тем, что в него дополнительно введены одноразовый полный двоичный сумматор, входы которого являются входами битов знаков операндов устройства, выход суммы которого соединен с первым входом логического элемента сложения по модулю 2, а также мультиплексор 2 ® 1, управляющий вход которого является входом бита переноса из знакового разряда операндов устройства, а информационные входы соединены с выходами одноразрядного полного двоичного сумматора, выход мультиплексора 2 ® 1 является выходом бита знака результата устройства, при этом второй вход логического элемента сложения по модулю 2 является входом бита переноса из знакового разряда операндов устройств, а его выход является выходом бита разряда переполнения устройства.

2. Устройство по п.1, отличающееся тем, что в него дополнительно введен второй логический элемент сложения по модулю 2, входы которого являются входами битов упомянутого переноса устройства, а его выход соединен с управляющим входом мультиплексора 2 ® 1 и со вторым входом первого логического элемента сложения по модулю 2.

Текст

1. Устройство определения значений битов знака результата суммирования трех чисел в дополнительном коде, содержащее логический элемент сложения по модулю 2, отличающееся тем, что в него дополнительно введены одноразрядный полный двоичный сумматор, входы которого являются входами битов знаков операндов уст C2 (54) ПРИСТРІЙ ВИЗНАЧЕННЯ ЗНАЧЕНЬ БІТІВ ЗНАКА РЕЗУЛЬТАТУ ПІДСУМОВУВАННЯ ТРЬОХ ЧИСЕЛ У ДОПОВНЯЛЬНОМУ КОДІ 41377 Z=P Å Q Å U (1) где Z - знак результата, P - значение бита переноса в знаковый разряд операнда; Q - значение бита переноса из знакового разряда операнда; U - значение бита старшего разряда суммы, находящегося на позиции знакового разряда; Å - символ операции сложения по модулю 2. Устройство-прототип определения значения бита знака результата суммирования двух чисел в дополнительном коде иллюстрируется на фиг. 1. Устройство содержит два элемента сложения по модулю 2, причем входы элемента 1 являются входами 3 и 4 устройства, соответствующими P и Q, вы ход элемента 1 является первым входом элемента 2, второй вход элемента 2 является входом 5 устройства, соответствующим U, вы ход элемента 2 является выходом 6 устройства, соответствующим Z. Недостатком устройства-прототипа является то, что он применим лишь для определения значения бита знака результата суммирования двух слагаемых. В случае же необходимости суммирования трех операндов приходится строить двухранговые схемы, состоящие из двух одинаковых каскадов суммирования двух операндов. Целью изобретения является увеличение функциональных возможностей прототипа за счет определения влечений битов знака и разрядов переполнения результата суммирование трех операндов в дополнительном коде. Поставленная цель достигается тем, что для определения значений битов знака и разрядов переполнения конечного результата используются значения битов знаковых разрядов исходных операндов и переносов из знакового разряда промежуточного результата суммирования операндов. Данное устройство иллюстрируется тремя фигурами: фиг. 2 - формирование промежуточных и окончательного результатов суммирования трех чисел в дополнительном коде; фиг. 3 - стр уктурная схема устройства определения значений бит знака и разряда переполнения результата суммирования трех чисел в дополнительном коде на основе позиционного двухбитового переноса. фиг. 4 - стр уктурная схема устройства определения значений бит знака и разряда переполнения результата суммирования трех чисел в дополнительном коде на основе двухбито вого переноса одинакового веса. Введем несколько вспомогательных обозначений. Zi - знаковый разряд i-ого операнда (i=1, 2, 3); P2P1 - биты переносов из цифровой части суммы трех слагаемых, причем Р2 имеет вес 2. Нетрудно доказать, что при суммировании 3-х операндов P2P1 не может принимать значение 11; R2R1 - двоичный эквивалент суммы знаковых разрядов операндов, то есть R2R1=Z1+Z2+Z3; Q2Q1Q0 - позиционные переносы из суммируемой части с учетом знаковых разрядов, т.е. Q2Q1Q0=R2R1+P2P1; Z - истинный знак результата; U1U2 - истинные разряды переполнения. Так как Q0 является старшим разрядом суммы, который помещается в исходную разрядную сетку операндов, то он совпадает с истинным разрядом переполнения, т.е. U2=Q0; C'C - двухбитовый перенос Глассера одинакового веса [2] (может использоваться вместо Q2Q1). Приведенные обозначения иллюстрируются на фиг. 2. В последней строке фиг. 2 представлен искомый истинный результат в дополнительном коде. Анализ всех вариантов сочетаний значений битов знаков R2R1 исходных операндов при различных значениях битов переносах Q2Q1 из разрядной сетки операндов, а также значений битов знака результата Z и разряда переполнения U1 при всех эти х вариантах позволяет получить табл. 1. Эта таблица описывает функционирование устройства для определения значений битов знака и разряда переполнения результата суммирования трех чисел со знаком. Таблица 1 Функционирование устройства для определения значений битов знака и переполнения R2 0 0 0 0 1 1 1 1 R1 0 0 1 1 0 0 1 1 Q2 0 0 0 0 0 1 0 1 Q1 0 1 0 1 1 0 1 0 Z 0 0 1 0 1 0 1 1 U1 0 1 1 0 1 0 0 1 С помощью табл. 1 можно получить логические выражения для функций Z и U1, используя минимизацию на картах Карно. Z=R1Q1+R2Q1, (2) U1=Q1 Å R1. (3) Формулы (2) и (3) описывают функционирование устройства. При использовании двухбитовых переносов одинакового веса C и C' формулы (2) и (3) остаются в силе, а Q1 вычисляется по формуле: Q1=C Å C', (4) в справедливости которой можно убедиться, исходя из табл. 2. Таблица 2 Зависимость позиционного и непозиционного переносов C 0 0 1 C' 0 1 1 Q1 Q2 0 0 1 0 1 0 Устройство (его основной вариант) определения значений битов знака и разряда переполнения результата суммирований трех чисел в дополнительном коде (фиг. 3) содержит одноразрядный полный двоичный сумматор 1, первый логический элемент 2 сложения по модулю 2, мультиплек 2 41377 сор 3, причем входы 4, 5, 6 одноразрядного полного двоичного сумматора 1 являются входами 7, 8, 9 устройства, вы ход 10 суммы одноразрядного полного двоичного сумматора 1 соединен со входом 11 первого логического элемента 2 сложения по модулю 2 и с младшим информационным входом 12 мультиплексора 3, выход 13 переноса одноразрядного полного двоичного сумматора 1 соединен со старшим информационным входом 14 мультиплексора 3, управляющий вход 15 мультиплексора 3 и вход 16 первого логического элемента 2 сложения по модулю 2 являются входом 17 устройства, выход 18 первого логического элемента 2 сложения по модулю 2 является выходом 19 устройства, вы ход 20 мультиплексора 3 является выходом 21 устройства. Другой вариант этого же устройства (фиг. 4), использующий в качестве входных величин, кроме значений битов знаков операндов Z1, Z2, Z3, двухбито вый перенос одинакового веса C'C, содержит дополнительно второй логический элемент 22 сложения по модулю 2, входы 23, 24 которого являются входами 25, 26 устройства, а его выход 27 соединен с управляющим входом 15 мультиплексора 3 и со входом 16 первого логического элемента 2 сложения по модулю 2. На фиг. 3 и 4 приняты обозначения: 1 - одноразрядный полный двоичный сумматор; 2 - первый логический элемент сложения по модулю 2; 3 - мультиплексор 2®1; 4, 5, 6 - входы одноразрядного полного двоичного сумматора 1; 7, 8, 9 - входы битов знаков операндов устройства Z1, Z2, Z3; 10, 13 - выходы битов суммы и переноса одноразрядного полного двоичного сумматора 1 (R1 и R2 соответственно); 11, 16 - входы первого логического элемента 2 сложения по модулю 2; 12, 14 - информационные входы мультиплексора 3; 15 - управляющий вход мультиплексора 3; 17 - вход младшего бита переноса Q1 устройства; 18 - выход первого логического элемента 2 сложения по модулю 2; 19 - выход бита переполнения U1 устройства; 20 - выход мультиплексора 3; 21 - выход бита знака результата устройства; 22 - второй логический элемент сложения по модулю 2; 23, 24 - входы второго логического элемента 22 сложения по модулю 2; 25, 26 - входы битов двухбитово го переноса одинакового веса C'C устройства; 27 - выход второго логического элемента 22 сложения по модулю 2. Устройство по основному варианту работает следующим образом. На входы 4, 5, 6 одноразрядного двоичного сумматора 1 поступают знаковые разряды Z1, Z2, Z3, который вычисляет значение R2R1 (соответственно на выходах 13 и 10). По значениям бит R2R1 и биту Q1 позиционного переноса, формируемом трехсловным сумматором, мультиплексор 3 вычисляет истинный знак Z по формуле (3), а элемент 2 - значение бита разряда переполнения U1 по формуле (2). Другой вариант этого устройства работает аналогично основному устройству за исключением того, что значение Q1 предварительно вычисляется с использованием выходных переносов одинакового веса C и C' по формуле (4). Технико-экономическая эффективность изобретения заключается в существенном увеличении функциональных возможностей устройства с минимальными аппаратными затратами и с сохранением прежнего быстродействия. Фиг. 1 3 41377 Фиг. 2 Фиг. 3 Фиг. 4 4 41377 __________________________________________________________ ДП "Український інститут промислової власності" (Укрпатент) Україна, 01133, Київ-133, бульв. Лесі Українки, 26 (044) 295-81-42, 295-61-97 __________________________________________________________ Підписано до друку ________ 2002 р. Формат 60х84 1/8. Обсяг ______ обл.-вид. арк. Тираж 50 прим. Зам._______ ____________________________________________________________ УкрІНТЕІ, 03680, Київ-39 МСП, вул. Горького, 180. (044) 268-25-22 ___________________________________________________________ 5

Дивитися

Додаткова інформація

Назва патенту англійською

Appliance for determination of the values of the sign bits for result of three numbers adding in supplementary code

Автори англійською

Paulin Oleh Mykolaiovych, Liakhovetskyi Oleksandr Mykhailovych, Synehub Mykola Ivanovych

Назва патенту російською

Устройство определения значений битов знака результата суммирования трех чисел в дополнительном коде

Автори російською

Паулин Олег Николаевич, Ляховецкий Александр Михайлович, Синегуб Николай Иванович

МПК / Мітки

МПК: G06F 7/575, G06F 7/507

Мітки: значень, трьох, бітів, пристрій, коді, чисел, визначення, знака, доповняльному, підсумовування, результату

Код посилання

<a href="http://uapatents.com/5-41377-pristrijj-viznachennya-znachen-bitiv-znaka-rezultatu-pidsumovuvannya-trokh-chisel-u-dopovnyalnomu-kodi.html" target="_blank" rel="follow" title="База патентів України">Пристрій визначення значень бітів знака результату підсумовування трьох чисел у доповняльному коді</a>

Подібні патенти